공부방/Verilog_노진호교수님_서울기술교육센터_필기

240517 UART

맘스터치보단파파이스 2024. 5. 17. 12:35

UART --> ASM Chart 바탕으로 만들것.

 

tx : 상대편 deivce랑 직접 연결하는 OUTPUT

 

0~7까지 COUNT 해주는 애도 필요하다. 

어제는 next 상태를 정하는 output 상태를 따로 따로 구현했었다.

tx_data_reg[0]을 출력하고 {1'b0, tx_data_reg[7:1]} 하면서 한bit 씩 밀어내며 출력. 다 내보내면 00000000가 된다.

LEFT SHIFT

 

Right shift : q_next = {in, q_reg[N-1 : 1]};

'공부방 > Verilog_노진호교수님_서울기술교육센터_필기' 카테고리의 다른 글

240521_ TB_ADDER.SV  (0) 2024.05.21
240520 UART  (0) 2024.05.20
240516 FSM_COUNTER , ILA , UART  (0) 2024.05.16
240514_ LED_TOGGLE, COUNTER  (0) 2024.05.14
240510필기_8bit Adder + FND, counter  (0) 2024.05.10