wire[31:0] w;
assign w = {a[4:0], b[4:0], ...... ,f[4:0], 2b'11};
2'b11 : <비트 폭>'<진수><갑> <2폭>'<2진수><11> // b2진수 d10진수 h16진수
'공부방 > Verilog_HBLBits' 카테고리의 다른 글
| Always if2_ CPU_overheated (0) | 2024.05.13 |
|---|---|
| case z (0) | 2024.05.13 |
| 9X1 MUX _ out = '1 (0) | 2024.05.10 |
| HDLBITS_start (0) | 2024.04.02 |