Module _____ ( 입출력) ;
assign 입력 = ___ ;
assign 출력 = ___ ;
endmodule
- assign을 모듈 입출력 자리에 한번에 배치도 가능하다
- OR을 표현할 때 '+'을 사용하게되면 오버플로우가 나타나서 1 1 입력을 처리하지 못한다. ' | '을 사용해야 한다
'공부방 > Verilog_HBLBits' 카테고리의 다른 글
Always if2_ CPU_overheated (0) | 2024.05.13 |
---|---|
case z (0) | 2024.05.13 |
9X1 MUX _ out = '1 (0) | 2024.05.10 |
CONCAT_REG (0) | 2024.04.03 |