240617 AXI4_Lite

 

AMBA axi p.21

이 신호는 VALID 하다. 알려주기 위해 ARVALID + ADDRESS 같이.

RVALID도 RDATA와 함께 보내진다.

AMBA axi p.21

write 할 때 도 같은 방식이다.

p.61

채널마다 ID가 있다.

우린 LITE 버전으로 설계하기에 ID를 뺐다.

p.72

p.84

AXI4의 특징 : VALID & READY ==> HANDSHAKE 이야기를 반드시.

 

AW, W, B 채널. AR, R 채널. 5개의 채널로 각각 분리되어 처리.

언제 처리를 할 것인가. --> VALID를 받은 후 info 처리. 

SLAVE에서 무조건 대기.

첫번째 --> 언제 보낼지 모른다.

두번째 --> READY가 먼저 떴다. : 처리도 안했는데 먼저 뜬다. : 곧 보낼거라는 것을 예상하고 있기 때문에.

세번째 --> info 정보를 1clk 내에 처리.

 

이제 Write transaction 설계.

WLAST LITE에서는 없다.

--> 이 상황을 TB로 제작.

 

<< ADDRESS 도 다르게 >>

 

<< WSTRB >> 을 처리해보자.

1byte 2 byte 4 byte  --> 를 처리해주는 Write Data Strobes.

INTRO_AMBA_AXI p.35

 

32bit = 4byte. --> 4칸이란 것을 알려주자. 어떤 것이 유효한 bytre인지 알려주자.

유효한 DATA Byte 정보. 

해당 위치에 있는 byte : 유효해! 알려준다.

byte 위치를 1:1로 해둠.

slave에서 4byte를 받았는데 유효위치가 무엇인이 알려주는 것. --> 받아서 처리해라.

실제론 WDATA 가 저렇게 되어있음.

STROBE 신호 필요. 4bit.

strobe 채널 추가.