240604_ 플젝 목표.

CPU 설계 : RISC-V , ISA RV32I

• Verilog, SystemVerilog 이용해서 설계.
• Computer Architecture.
• Instruction (CPU의 고유 명렁어 ) 이해.

    : 명렁어구조 -> 이 명령어가 왜 이 구조인가.

    -> 명령어를 실행하려면 CPU H/W구조는 어떻게 설계 해야 하는가?

• C언어 코드에서 Compiler의 이해 , 어셈블리어 변환이 되는 compiler는 왜 이런 어셈블리어 코드로 변환 했을까? 

   --> 개인적 분석이 필요.

        - 변수선언, 함수 Call, 함수 Return, 포인터

• Memory Mapped IO

    - Periperal 연동가능. Register map. - my IP 제어