AMBA_ AXI4

APB

AHB

ASB

AXI

 

AXI :

AXI in a multi-master System

AXI Channels

Main AXI Features

- Independent read and write channels

- Multiple outstanding address

이전의 transaction이 완료되기 전에 새로운 transaction을 가능. 병렬적인 전송이 가능하다.

 

- No strict timing relationship between address and data operations

주소 및 데이터 전송은 독립적으로 전송될 수 있다. 주소 전송 후 즉시 데이터 전송이 이루어 지지 않아도 된다. 

--> 유연성 증가.

 

Strict timing:

데이터의 전송과 응답이 정해진 시간 내에 이루어져야 한다. Strict timing을 통해 시스템의 성능과 안정성 보장.

1. 클럭 신호에 동기화된 전송: ACLK edge에 동작.

2. 전송 지연 시간:

 

- Support for unaligned data transfers

데이터가 메모리 기본 주소 정렬 규칙을 따르지 않아도 전송이 가능.

유연성 향상, 성능 최적화, 호환성 향상

 

 

데이터 정렬 규칙 : 데이터 타입에 따른 정렬된 주소를 요구

ex) 32bit 데이터는 4byte 정렬 주소에 접근 64bit 데이터는 8byte 정렬 주소에 접근해야 함.

--> 비정렬 데이터 접근 : 데이터가 임의의 메모리 주소에서 시작이 가능. 32bit 데이터가 2byte 정렬 주소에 저장가능.

 

- Out-of-order transadtion completion

여러 주소 요청이 동시에 발생 할 수 있지만 요청받은 순서대로 완료되지 않아도 된다는 것을 의미.

구현하기 위한 매커니즘 :

고유 식별자 ID 사용, 독립적 채널, 순서 제어 논리.

 

- Burst transactions between on start address

단일 주소에서 시작하여 여러 데이터를 연속적으로 전송하는 기능. 단일 전송 명령으로 다수의 데이터 전송을 가능하게 함. 다양한 유형의 버스트 전송을 지원하며 시스템 성능과 대역폭 활용도를 극대화

FIXED Burst : 시작주소 고정, 모든 데이터가 동일한 주소에서 전송.

INCR Burst : 시작 주소부터 순차적으로 증가하며 연속된 메모리 위치로 데이터 전송.

WRAP Burst : 정해진 크기로 주소가 증가하며, 랩 크기를 초과하면 시작 주소로 되돌아옴.

 

 

Channel handshake

Source : valid 

Destination : ready