<< 목표 >>
1. button detecter먼저
2. axi는 그다음
button -> shift register로 구성
right shift register
n-1 input AND ( 0은 not input )
clk가 너무 빠르면 debounce.
prescaler 를 통해 clk 조절
top module에다가 모듈 추가하고 이어준다.
이런식의 btn_detector를 만들고 있다.
top의 input output은 여기서 추가. 모듈자체의 추가 input output 라서 ; 가 아니라 ,로 해줘야 한다.
기모듈과의 연결
인터페이스와 연결 필요.
reg 0 을 쓰고 싶지만 다이렉트로 reg 0 에 연결할 수 없다.
새로 reg 만들어주고
이런 회로를 짜고
여기서 이어준다.
완성.
전체 GPIO에 interrupt on.
--> CH_2 인 switch에만 Interrupt MASK
interrupt의 하드웨어적인 초기화도 진행해야한다.
-->
함수 이름은 곧 주소다.
Vector ID --> interruptr 에서 쓰이는 대상.
'공부방 > Verilog_노진호교수님_서울기술교육센터_필기' 카테고리의 다른 글
240621_ MicroBlaze_axi4_lite 분석 (0) | 2024.06.21 |
---|---|
240620_ microblaze myIP (0) | 2024.06.20 |
240619_ Microblaze _ intro (0) | 2024.06.19 |
240619_ UVM _ axi_ slave _ mem (0) | 2024.06.19 |
240618_ UVM_tutorial --> Adder (0) | 2024.06.18 |