공부방/Verilog_노진호교수님_서울기술교육센터_필기

240524 FIFO+UART

맘스터치보단파파이스 2024. 5. 24. 13:15

UART에 FIFO를 붙이려고 한다.

240520 UART + 240523 FIFO

EMPTY = 0  --> tx_start = 1 이 되도록. NOT을 거쳐서 보내준다.

wdata   -> rdata   -> tx_data 
rx_data -> wdata -> rdata

loop 하여 tx 입력으로 rx까지 확인.

'공부방 > Verilog_노진호교수님_서울기술교육센터_필기' 카테고리의 다른 글

240529 counter_ cpu 걸음마시작  (0) 2024.05.29
240528_ 0-->10 UPCOUNTER  (0) 2024.05.28
240523 FIFO  (0) 2024.05.23
240522_ BRAM  (0) 2024.05.22
240522_32bit register  (0) 2024.05.22